// Generated by ac_shell v4.0-s008 on Thu Sep 08 10:53:12 CST 2005. // Restrictions concerning the use of Ambit BuildGates are covered in the // license agreement. Distribution to third party EDA vendors is // strictly prohibited. module AWMUX_8_16(O0, I0, I1, I2, I3, I4, I5, I6, I7, S); output [15:0] O0; input [15:0] I0; input [15:0] I1; input [15:0] I2; input [15:0] I3; input [15:0] I4; input [15:0] I5; input [15:0] I6; input [15:0] I7; input [2:0] S; wire [15:0] nbus_0; wire [15:0] nbus_1; wire [15:0] nbus_2; wire [15:0] nbus_3; wire [15:0] nbus_4; wire [15:0] nbus_5; mux2_2 i_83(.ip1(nbus_3[12]), .ip2(nbus_4[12]), .s(S[1]), .op(nbus_5[12] )); mux2_2 i_82(.ip1(nbus_3[13]), .ip2(nbus_4[13]), .s(S[1]), .op(nbus_5[13] )); mux2_2 i_81(.ip1(nbus_3[14]), .ip2(nbus_4[14]), .s(S[1]), .op(nbus_5[14] )); mux2_2 i_84(.ip1(nbus_3[11]), .ip2(nbus_4[11]), .s(S[1]), .op(nbus_5[11] )); mux2_2 i_80(.ip1(nbus_3[15]), .ip2(nbus_4[15]), .s(S[1]), .op(nbus_5[15] )); mux2_2 i_79(.ip1(I6[0]), .ip2(I7[0]), .s(S[0]), .op(nbus_4[0])); mux2_2 i_78(.ip1(I6[1]), .ip2(I7[1]), .s(S[0]), .op(nbus_4[1])); mux2_2 i_85(.ip1(nbus_3[10]), .ip2(nbus_4[10]), .s(S[1]), .op(nbus_5[10] )); mux2_2 i_77(.ip1(I6[2]), .ip2(I7[2]), .s(S[0]), .op(nbus_4[2])); mux2_2 i_76(.ip1(I6[3]), .ip2(I7[3]), .s(S[0]), .op(nbus_4[3])); mux2_2 i_75(.ip1(I6[4]), .ip2(I7[4]), .s(S[0]), .op(nbus_4[4])); mux2_2 i_86(.ip1(nbus_3[9]), .ip2(nbus_4[9]), .s(S[1]), .op(nbus_5[9]) ); mux2_2 i_74(.ip1(I6[5]), .ip2(I7[5]), .s(S[0]), .op(nbus_4[5])); mux2_2 i_73(.ip1(I6[6]), .ip2(I7[6]), .s(S[0]), .op(nbus_4[6])); mux2_2 i_72(.ip1(I6[7]), .ip2(I7[7]), .s(S[0]), .op(nbus_4[7])); mux2_2 i_87(.ip1(nbus_3[8]), .ip2(nbus_4[8]), .s(S[1]), .op(nbus_5[8]) ); mux2_2 i_71(.ip1(I6[8]), .ip2(I7[8]), .s(S[0]), .op(nbus_4[8])); mux2_2 i_70(.ip1(I6[9]), .ip2(I7[9]), .s(S[0]), .op(nbus_4[9])); mux2_2 i_69(.ip1(I6[10]), .ip2(I7[10]), .s(S[0]), .op(nbus_4[10])); mux2_2 i_88(.ip1(nbus_3[7]), .ip2(nbus_4[7]), .s(S[1]), .op(nbus_5[7]) ); mux2_2 i_68(.ip1(I6[11]), .ip2(I7[11]), .s(S[0]), .op(nbus_4[11])); mux2_2 i_67(.ip1(I6[12]), .ip2(I7[12]), .s(S[0]), .op(nbus_4[12])); mux2_2 i_66(.ip1(I6[13]), .ip2(I7[13]), .s(S[0]), .op(nbus_4[13])); mux2_2 i_89(.ip1(nbus_3[6]), .ip2(nbus_4[6]), .s(S[1]), .op(nbus_5[6]) ); mux2_2 i_65(.ip1(I6[14]), .ip2(I7[14]), .s(S[0]), .op(nbus_4[14])); mux2_2 i_64(.ip1(I6[15]), .ip2(I7[15]), .s(S[0]), .op(nbus_4[15])); mux2_2 i_63(.ip1(I4[0]), .ip2(I5[0]), .s(S[0]), .op(nbus_3[0])); mux2_2 i_90(.ip1(nbus_3[5]), .ip2(nbus_4[5]), .s(S[1]), .op(nbus_5[5]) ); mux2_2 i_62(.ip1(I4[1]), .ip2(I5[1]), .s(S[0]), .op(nbus_3[1])); mux2_2 i_61(.ip1(I4[2]), .ip2(I5[2]), .s(S[0]), .op(nbus_3[2])); mux2_2 i_60(.ip1(I4[3]), .ip2(I5[3]), .s(S[0]), .op(nbus_3[3])); mux2_2 i_91(.ip1(nbus_3[4]), .ip2(nbus_4[4]), .s(S[1]), .op(nbus_5[4]) ); mux2_2 i_59(.ip1(I4[4]), .ip2(I5[4]), .s(S[0]), .op(nbus_3[4])); mux2_2 i_58(.ip1(I4[5]), .ip2(I5[5]), .s(S[0]), .op(nbus_3[5])); mux2_2 i_57(.ip1(I4[6]), .ip2(I5[6]), .s(S[0]), .op(nbus_3[6])); mux2_2 i_92(.ip1(nbus_3[3]), .ip2(nbus_4[3]), .s(S[1]), .op(nbus_5[3]) ); mux2_2 i_56(.ip1(I4[7]), .ip2(I5[7]), .s(S[0]), .op(nbus_3[7])); mux2_2 i_55(.ip1(I4[8]), .ip2(I5[8]), .s(S[0]), .op(nbus_3[8])); mux2_2 i_54(.ip1(I4[9]), .ip2(I5[9]), .s(S[0]), .op(nbus_3[9])); mux2_2 i_93(.ip1(nbus_3[2]), .ip2(nbus_4[2]), .s(S[1]), .op(nbus_5[2]) ); mux2_2 i_53(.ip1(I4[10]), .ip2(I5[10]), .s(S[0]), .op(nbus_3[10])); mux2_2 i_52(.ip1(I4[11]), .ip2(I5[11]), .s(S[0]), .op(nbus_3[11])); mux2_2 i_51(.ip1(I4[12]), .ip2(I5[12]), .s(S[0]), .op(nbus_3[12])); mux2_2 i_94(.ip1(nbus_3[1]), .ip2(nbus_4[1]), .s(S[1]), .op(nbus_5[1]) ); mux2_2 i_50(.ip1(I4[13]), .ip2(I5[13]), .s(S[0]), .op(nbus_3[13])); mux2_2 i_49(.ip1(I4[14]), .ip2(I5[14]), .s(S[0]), .op(nbus_3[14])); mux2_2 i_48(.ip1(I4[15]), .ip2(I5[15]), .s(S[0]), .op(nbus_3[15])); mux2_2 i_95(.ip1(nbus_3[0]), .ip2(nbus_4[0]), .s(S[1]), .op(nbus_5[0]) ); mux2_2 i_47(.ip1(nbus_0[0]), .ip2(nbus_1[0]), .s(S[1]), .op(nbus_2[0]) ); mux2_2 i_46(.ip1(nbus_0[1]), .ip2(nbus_1[1]), .s(S[1]), .op(nbus_2[1]) ); mux2_2 i_45(.ip1(nbus_0[2]), .ip2(nbus_1[2]), .s(S[1]), .op(nbus_2[2]) ); mux2_2 i_96(.ip1(nbus_2[15]), .ip2(nbus_5[15]), .s(S[2]), .op(O0[15])); mux2_2 i_44(.ip1(nbus_0[3]), .ip2(nbus_1[3]), .s(S[1]), .op(nbus_2[3]) ); mux2_2 i_43(.ip1(nbus_0[4]), .ip2(nbus_1[4]), .s(S[1]), .op(nbus_2[4]) ); mux2_2 i_42(.ip1(nbus_0[5]), .ip2(nbus_1[5]), .s(S[1]), .op(nbus_2[5]) ); mux2_2 i_97(.ip1(nbus_2[14]), .ip2(nbus_5[14]), .s(S[2]), .op(O0[14])); mux2_2 i_41(.ip1(nbus_0[6]), .ip2(nbus_1[6]), .s(S[1]), .op(nbus_2[6]) ); mux2_2 i_40(.ip1(nbus_0[7]), .ip2(nbus_1[7]), .s(S[1]), .op(nbus_2[7]) ); mux2_2 i_39(.ip1(nbus_0[8]), .ip2(nbus_1[8]), .s(S[1]), .op(nbus_2[8]) ); mux2_2 i_98(.ip1(nbus_2[13]), .ip2(nbus_5[13]), .s(S[2]), .op(O0[13])); mux2_2 i_38(.ip1(nbus_0[9]), .ip2(nbus_1[9]), .s(S[1]), .op(nbus_2[9]) ); mux2_2 i_37(.ip1(nbus_0[10]), .ip2(nbus_1[10]), .s(S[1]), .op(nbus_2[10] )); mux2_2 i_36(.ip1(nbus_0[11]), .ip2(nbus_1[11]), .s(S[1]), .op(nbus_2[11] )); mux2_2 i_99(.ip1(nbus_2[12]), .ip2(nbus_5[12]), .s(S[2]), .op(O0[12])); mux2_2 i_35(.ip1(nbus_0[12]), .ip2(nbus_1[12]), .s(S[1]), .op(nbus_2[12] )); mux2_2 i_34(.ip1(nbus_0[13]), .ip2(nbus_1[13]), .s(S[1]), .op(nbus_2[13] )); mux2_2 i_33(.ip1(nbus_0[14]), .ip2(nbus_1[14]), .s(S[1]), .op(nbus_2[14] )); mux2_2 i_100(.ip1(nbus_2[11]), .ip2(nbus_5[11]), .s(S[2]), .op(O0[11]) ); mux2_2 i_32(.ip1(nbus_0[15]), .ip2(nbus_1[15]), .s(S[1]), .op(nbus_2[15] )); mux2_2 i_31(.ip1(I2[0]), .ip2(I3[0]), .s(S[0]), .op(nbus_1[0])); mux2_2 i_30(.ip1(I2[1]), .ip2(I3[1]), .s(S[0]), .op(nbus_1[1])); mux2_2 i_101(.ip1(nbus_2[10]), .ip2(nbus_5[10]), .s(S[2]), .op(O0[10]) ); mux2_2 i_29(.ip1(I2[2]), .ip2(I3[2]), .s(S[0]), .op(nbus_1[2])); mux2_2 i_28(.ip1(I2[3]), .ip2(I3[3]), .s(S[0]), .op(nbus_1[3])); mux2_2 i_27(.ip1(I2[4]), .ip2(I3[4]), .s(S[0]), .op(nbus_1[4])); mux2_2 i_102(.ip1(nbus_2[9]), .ip2(nbus_5[9]), .s(S[2]), .op(O0[9])); mux2_2 i_26(.ip1(I2[5]), .ip2(I3[5]), .s(S[0]), .op(nbus_1[5])); mux2_2 i_25(.ip1(I2[6]), .ip2(I3[6]), .s(S[0]), .op(nbus_1[6])); mux2_2 i_24(.ip1(I2[7]), .ip2(I3[7]), .s(S[0]), .op(nbus_1[7])); mux2_2 i_103(.ip1(nbus_2[8]), .ip2(nbus_5[8]), .s(S[2]), .op(O0[8])); mux2_2 i_23(.ip1(I2[8]), .ip2(I3[8]), .s(S[0]), .op(nbus_1[8])); mux2_2 i_22(.ip1(I2[9]), .ip2(I3[9]), .s(S[0]), .op(nbus_1[9])); mux2_2 i_21(.ip1(I2[10]), .ip2(I3[10]), .s(S[0]), .op(nbus_1[10])); mux2_2 i_104(.ip1(nbus_2[7]), .ip2(nbus_5[7]), .s(S[2]), .op(O0[7])); mux2_2 i_20(.ip1(I2[11]), .ip2(I3[11]), .s(S[0]), .op(nbus_1[11])); mux2_2 i_19(.ip1(I2[12]), .ip2(I3[12]), .s(S[0]), .op(nbus_1[12])); mux2_2 i_18(.ip1(I2[13]), .ip2(I3[13]), .s(S[0]), .op(nbus_1[13])); mux2_2 i_105(.ip1(nbus_2[6]), .ip2(nbus_5[6]), .s(S[2]), .op(O0[6])); mux2_2 i_17(.ip1(I2[14]), .ip2(I3[14]), .s(S[0]), .op(nbus_1[14])); mux2_2 i_16(.ip1(I2[15]), .ip2(I3[15]), .s(S[0]), .op(nbus_1[15])); mux2_2 i_15(.ip1(I0[0]), .ip2(I1[0]), .s(S[0]), .op(nbus_0[0])); mux2_2 i_106(.ip1(nbus_2[5]), .ip2(nbus_5[5]), .s(S[2]), .op(O0[5])); mux2_2 i_14(.ip1(I0[1]), .ip2(I1[1]), .s(S[0]), .op(nbus_0[1])); mux2_2 i_13(.ip1(I0[2]), .ip2(I1[2]), .s(S[0]), .op(nbus_0[2])); mux2_2 i_12(.ip1(I0[3]), .ip2(I1[3]), .s(S[0]), .op(nbus_0[3])); mux2_2 i_107(.ip1(nbus_2[4]), .ip2(nbus_5[4]), .s(S[2]), .op(O0[4])); mux2_2 i_11(.ip1(I0[4]), .ip2(I1[4]), .s(S[0]), .op(nbus_0[4])); mux2_2 i_10(.ip1(I0[5]), .ip2(I1[5]), .s(S[0]), .op(nbus_0[5])); mux2_2 i_9(.ip1(I0[6]), .ip2(I1[6]), .s(S[0]), .op(nbus_0[6])); mux2_2 i_108(.ip1(nbus_2[3]), .ip2(nbus_5[3]), .s(S[2]), .op(O0[3])); mux2_2 i_8(.ip1(I0[7]), .ip2(I1[7]), .s(S[0]), .op(nbus_0[7])); mux2_2 i_7(.ip1(I0[8]), .ip2(I1[8]), .s(S[0]), .op(nbus_0[8])); mux2_2 i_6(.ip1(I0[9]), .ip2(I1[9]), .s(S[0]), .op(nbus_0[9])); mux2_2 i_109(.ip1(nbus_2[2]), .ip2(nbus_5[2]), .s(S[2]), .op(O0[2])); mux2_2 i_5(.ip1(I0[10]), .ip2(I1[10]), .s(S[0]), .op(nbus_0[10])); mux2_2 i_4(.ip1(I0[11]), .ip2(I1[11]), .s(S[0]), .op(nbus_0[11])); mux2_2 i_3(.ip1(I0[12]), .ip2(I1[12]), .s(S[0]), .op(nbus_0[12])); mux2_2 i_110(.ip1(nbus_2[1]), .ip2(nbus_5[1]), .s(S[2]), .op(O0[1])); mux2_2 i_2(.ip1(I0[13]), .ip2(I1[13]), .s(S[0]), .op(nbus_0[13])); mux2_2 i_1(.ip1(I0[14]), .ip2(I1[14]), .s(S[0]), .op(nbus_0[14])); mux2_2 i_0(.ip1(I0[15]), .ip2(I1[15]), .s(S[0]), .op(nbus_0[15])); mux2_2 i_111(.ip1(nbus_2[0]), .ip2(nbus_5[0]), .s(S[2]), .op(O0[0])); endmodule module mux_8to1_16bit(out, sel, in0, in1, in2, in3, in4, in5, in6, in7); output [15:0] out; input [2:0] sel; input [15:0] in0; input [15:0] in1; input [15:0] in2; input [15:0] in3; input [15:0] in4; input [15:0] in5; input [15:0] in6; input [15:0] in7; AWMUX_8_16 i_151(.O0(out), .I0(in0), .I1(in1), .I2(in2), .I3(in3), .I4( in4), .I5(in5), .I6(in6), .I7(in7), .S(sel)); endmodule